Job Description

Nous recherchons un Ingénieur ASIC Senior pour rejoindre une équipe qui conçoit la prochaine génération d’ ASICs et SoCs sans fil utilisés dans des produits tels que des casques audio, haut-parleurs, souris, systèmes de détection de proximité, de télémétrie et dispositifs IoT.

Dans ce rôle, vous serez responsable de la conception et de la mise en œuvre de circuits numériques complexes au sein d’ASICs : définition de l’architecture, codage RTL, synthèse, analyse temporelle, en étroite collaboration avec les équipes de vérification et de conception physique. Vous prendrez en charge des blocs ou sous-systèmes critiques, garantirez les performances et l’efficacité énergétique, et jouerez un rôle clé de mentor auprès des ingénieurs plus juniors.

Missions & Responsabilités

• Définir l’architecture ASIC : blocs fonctionnels, chemins de données et interfaces (en tenant compte des contraintes de performance, surface et consommation).
• Développer un code RTL de haute qualité (Verilog, SystemVerilog, VHDL) lisible, maintenable et conforme aux spécifications.
• Réaliser la synthèse et l’ analyse temporelle statique (STA) , résoudre les chemins critiques et optimiser les performances et la consommation.
• Collaborer avec les équipes de vérification : fournir la documentation, le support aux bancs de test et l’assistance au débogage.
• Encadrer et accompagner les concepteurs numériques, en veillant au respect des standards de qualité.
• Mettre en œuvre des techniques de conception basse consommation (gating d’horloge, domaines d’alimentation, réduction des fuites).
• Travailler avec l’équipe de conception physique pour définir les contraintes, examiner les layouts et résoudre les problèmes liés au timing.
• Prendre en charge certains blocs ou sous-systèmes ASIC, gérer les livrables et le respect des délais.
• Participer activement aux revues de conception et piloter la validation numérique.
• Assurer le mentorat et le transfert de connaissances auprès de l’équipe.

Profil Recherché

🎓 Formation & Expérience

• Diplôme de niveau Baccalauréat ou Master en génie électrique (ou équivalent).
• 10+ ans d’expérience en conception de circuits ASIC numériques, dont 5+ ans en poste senior .

🛠 Compétences Techniques

• Solide maîtrise de la conception logique numérique (circuits combinatoires/séquentiels, machines d’états, traversée de domaines d’horloge).
• Excellente maîtrise du codage RTL (Verilog, SystemVerilog, VHDL) avec conception paramétrée et assertions.
• Expérience avec les outils EDA de simulation, synthèse et STA.
• Bonne connaissance du flow complet ASIC (RTL → synthèse → P&R → STA → validation post-silicium).
• Connaissance des techniques de DFT .
• Expérience en scripting Python .
• Familiarité avec les interconnexions AMBA .
• Expérience en laboratoire (analyseurs logiques/protocoles, oscilloscopes).
• Capacité à résoudre des problèmes complexes de conception et à proposer des solutions efficaces.

🤝 Compétences Interpersonnelles

• Excellente communication et collaboration avec des équipes multidisciplinaires.
• Leadership et expérience en mentorat dans des projets ASIC.

👉 Prêt(e) à relever le défi et à contribuer à la conception des ASICs de nouvelle génération ?

Postulez dès maintenant et mettez votre expertise au service d’une équipe qui fait avancer l’innovation dans les technologies sans-fil et IoT .

-------------

English

We are looking for a Senior ASIC Engineer to join a team building the next generation of wireless ASICs and SoCs powering products such as audio headsets, speakers, mice, proximity detection, ranging, and IoT devices.

In this role, you will lead the design and implementation of complex digital circuits within ASICs—covering architecture definition, RTL coding, synthesis, timing analysis, and close collaboration with verification and physical design teams. You will own critical design blocks or subsystems, ensure performance and power efficiency, and mentor junior engineers.

Missions & Responsibilities

• Define ASIC architecture: functional blocks, data paths, and interfaces (performance, area, and power tradeoffs).
• Write high-quality RTL code (Verilog, SystemVerilog, VHDL) that is maintainable and spec-compliant.
• Perform synthesis and static timing analysis (STA) , resolving timing-critical paths and optimizing design.
• Collaborate with verification teams: provide documentation, testbench support, and debugging.
• Guide and review the work of digital designers, ensuring quality standards.
• Apply power-aware design techniques (clock gating, power domains, leakage reduction).
• Work with the physical design team on constraints, layout reviews, and timing issues.
• Take ownership of assigned design blocks/subsystems, ensuring timely delivery.
• Contribute to design reviews and lead digital validation efforts.
• Mentor and transfer knowledge within the team.

Profile Requirements

🎓 Education & Experience

• Bachelor’s or Master’s in Electrical Engineering (or equivalent).
• 10+ years in digital ASIC circuit design, including 5+ years in a senior role .

🛠 Technical Skills

• Strong understanding of digital logic design (combinational/sequential circuits, FSMs, CDC).
• Proficiency in RTL coding (Verilog, SystemVerilog, VHDL), with parameterized design and assertions.
• Experience with EDA tools for simulation, synthesis, and STA.
• Familiarity with the ASIC design flow (RTL → synthesis → P&R → STA → post-silicon validation).
• Knowledge of DFT techniques .
• Scripting with Python .
• Familiarity with AMBA bus interconnects .
• Lab debugging experience (protocol/logic analyzers, oscilloscopes).
• Problem-solving skills for complex design challenges.

🤝 Soft Skills

• Excellent collaboration and communication across cross-functional teams.
• Leadership and mentoring experience in ASIC design projects.

👉 Ready to take ownership of next-generation ASIC designs?

Apply now and bring your expertise to a team driving innovation in wireless and IoT technologies .

Job Tags

Similar Jobs